ECOPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

63094718

PUBLICATION DATE

25-04-88

APPLICATION DATE

09-10-86

APPLICATION NUMBER

61239363

APPLICANT:

NIPPON TELEGR & TELEPH CORP

<NTT>;

INVENTOR:

UCHIMURA KUNIHARU;


INT.CL.


H03M 3/04


TITLE

DELTA SIGMA TYPE AD CONVERTER

OFFSET CANCELLATION SYSTEM







offset voltage = a constant DC voltage added to an AC signal.

ABSTRACT :

PURPOSE: To cancel the offset voltage by inverting the polarity of an output of the titled oversample delta sigma type AD converter only at the period when a digital signal corresponding to a ground potential is to be outputted and inputting the result to a decimation filter.

CONSTITUTION: A signal P2 is inputted to one input terminal of an exclusive OR circuit 24, but since clock pulse CLK is supplied to the other input terminal, the signal P2 is outputted while the polarity of the signal is inverted during the period when a digital signal corresponding to an analog ground potential is outputted from an AD converter 23. Then an output signal R3 is fed to a decimeter 25, averaged at each frequency f2 and outputted to an output terminal 26. In such a case, an increment of the offset voltage and a decrement 32 of the offset voltage in the signal P3 corresponding to the analog input signal IN are cancelled together to cancel the DC offset voltage caused in the AD converter 23.

COPYRIGHT: (C)1988,JPO&Japio

rupt the sume thing at all.

della signa AD conventur

⑩日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

昭63-94718

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和63年(1988) 4月25日

H 03 M 3/04

6832-5 J

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称

ΔΣ型ΑDコンバーターオフセツトキヤンセル方式

②特 願 昭61-239363

願 昭61(1986)10月9日 ❷出

今 井 砂発 明 者 爪

忠 男 幸 直

砂発 明 者 楀 林 砂発 明

敏 夫

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会 社厚木電気通信研究所内

治 砂発 眀 内

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

社厚木電気通信研究所内

沖軍気工業株式会社 ⑪出 願 人

人

⑪出 顋

日本電信電話株式会社

②代 理 人 弁理士 吉田 精孝 東京都港区虎ノ門1丁目7番12号

東京都千代田区内幸町1丁目1番6号

1、発明の名称

ΔΣ型ADコンパーターオフセットキャンセ ル方式

2. 特許請求の範囲

サンプリング周波数を低減するデジメーショ ンフィルターと組合せて使用するオーバーサンプ ル 4 Σ 型 Α Dコンパーターのオフセットキャンセ ル方式において、

前記オーバーサンプル ΔΣ型ADコンパータ - の入力に、アナログ入力信号又はアナロググラ ンドのいずれか一方を切替接続する切替手段を設

前記ォーバーサンプル ΔΣ型ADコンパータ - とデシメーションフィルターとの間に、該オー パーサンプル ML型ADコンパーターの出力の槓 性をそのまま、あるいは反転させて送出する極性 制御手段を設け、

前記ォーバーサンブル ΔΣ型ADコンパータ - の入力にアナロググランドが接続されている間

のみ、その出力の極性を反転するよう、前記切替 手段および極性制御手段を制御した

ことを特徴とする 42型ADコンパーターオ フセットキャンセル方式。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、オーパーサンプル J E 型 A D コン パーターにおいて、出力ディジタル信身中に含ま れるオフセット電圧をキャンセルする方式に関す るものである。

(従来の技術)

一般に、直洗の伝達が可能なアナログ・ディ ジタル変換器(ADコンパーター)において、首 **祝分と交流分とを含んだアナログ入力信号をディ** ジタル信号に変換し信号処理を行なう場合、AD コンパーター自体が生じるオフセット電圧により、 変換されたディジタル信号(符号)中にこのオフ セット分が加算され、以後の処理に影響を及ぼす ことがある。

このオフセット電圧を取除くため、従来、第

2 図に示すようなチョッパー型のオフセットキャンセル方式が用いられた。第2 図において、1 は入力端子、2 はスイッチ、3 はADコンパーター、4 はレジスタ、5 は加算器、6 は出力端子である。

前記がよれば、、ADコンパーター3の入りによれば、、ADコンパーター3のよびの入りには、ADカでは、DDコンパーのでは、DDカでは、DDとが、TDとが、TDとが、TDとが、TDとが、TDコンパーター3を提供されたのでは、TDコンパーター3を提供されたのでは、TDコンパーター3を提供されたのでは、TDコンパーターのでは、TDコンパーのでは、TDコン

オーバーサンプル A E 型 A D コンバーターに おいて、前記方式を適用することにより、そのオ フセット銀圧をキャンセルすることは可能である

- 3 -

オーバーサンプル A E 型 A D コンパーターの出力の 極性をそのまま、あるいは 反転させて送出する 極性 制御手段を設け、前記オーバーサンプル A E 型 A D コンパーターの入力にアナロググランドが接続されている間のみ、その出力の 極性を 反転するよう、前記切替手段および 極性 制御手段を制御した。

(作用)

本発明によれば、本来、アナロググランド、
即ち接地電位に対応するディジタル信号が出入と型AD
れるべき期間のみ、オーバーサンブル』を型AD
コンバーターの出力の模性が反転されてデシメーションフィルターに入力されるため、オフセット
電圧がある場合、該オフセット電圧分だけ逆極フ
の信号成分が多くなり、これがデシメーショント
ほがキャンセルされる。

(実施 例)

第3図はオーパーサンブル A E 型A D コンパーターを用いる場合の一般的な構成を示すもので

が、一般に精度の高い、即ちピット数の多い ADコンバーター程、レジスタや加算器等のオフセットキャンセルのための回路のハード量が大きくなるため、オーバーサンプル A Z 型 A D コンバーターへの適用は困難であるという問題点があった。

本発明は前記問題点を除去し、オーバーサンプル A E 型ADコンバータ~において、わずかなハード鼠の回路を付加えることにより、オフセット電圧をキャンセルし得る方式を提供することを目的とする。

(問題点を解決するための手段)

- 4 -

あり、入力増子11より入力されたアナログ信号は、オーバーサンプル 4 E型ADコンバーター12により、高速且つ低分解能のディジタル信号に変換され、さらにディジタルフィルターで構成されたデシメーションフィルター13により、必要なサンプリング速度まで低減され、出力増子14に出力される如くなっている。

第1図は本発明方式の基本的な構成を示すもので、図中、第3図と同一構成部分は同一符号をもって表わす。即ち、11は入力端子、12はオーバーサンプル A E 型A D コンバーター、13はデシメーションフィルター、14は出力端子、15は切替手段、16は極性制御手段である。

前記切替手段 1 5 は入力端子 1 1 とオーバーサンプル Δ Σ型 A D コンパーター 1 2 との間に設けられ、アナログ入力信号 I N とアナロググランド G N D とを、オーパーサンプル Δ Σ型 A D コンパーター 1 2 と デシメーションフル Δ Σ型 A D コンパーター 1 2 と デシメーションフ

イルター 1 3 との間に設けられ、前記切科手段 1 5 によりオーバーサンブル Δ Σ 型 A D コンバー ター 1 2 にアナロググランド G N D が接続されて いる間のみ、オーバーサンブル Δ Σ 型 A D コンバ ーター 1 2 の出力ディジタル信号の 極性を反転し てデシメーションフィルター 1 3 に送出する如く なっている。

第 4 図は、 1 ピットのオーバーサンブル A E型A D コンパーターを用いた場合の具体的回路を示すもので、図中、 2 1 は入力端子、 2 2 はアナログマルチプレクサ、 2 3 はオーバーサンブル A E型A D コンパーター (以下、単に A D コンパーターと称す。)、 2 4 は排他的論理和回路、 2 5はデシメーションフィルター(以下、デシメータと称す。)、 2 6 は出力端子、 2 7 は制御端子である。

前記アナログマルチプレクサ22は切替手段を構成するものであり、その2つの入力増子にはそれぞれ入力端子21およびアナロググランドGNDが接続され、出力端子はADコンバーター

- 7 -

以下、説明を簡単にするため、 f 3 = f 2 とし、また、入力信号中に直流成分がないものとして、動作について詳述する。

今、入力増子21に第5図(a) に示す入力信号 1 Nが入力され、制御増子27に第5図(b) に示すデューティ比50%のクロックパルスCLKが入力されているものとすると、アナログマルチプレクサ22は、該クロックパルスCLKがハイレベルの期間においてはアナロググランド話し入り信号を出力し、ローレベルの期間においては入力信号 1 Nを出力するため、その出力には第5図(c) に示す信号 P1 が現れる。

的配信号 P 1 は A D コンパーター 2 3 に入力され、アナログ・ディジタル変換され、「+1」又は「-1」の 2 曲(但し、実際はハイ(*1*)レベル又はロー(*0*)レベルの 2 値)からなるディジタル信号 P 2 として出力されるが、該ディジタル信号 P 2 は A D コンパーター 2 3 自体のオフセット電圧、例えば V of を含む価として現れる。

23の入力に接続されている。

また、該アナログマルチプレクサ22には、 図示しない制御回路。クロック信号源等より制御 熾子27を介して、制御信号としてクロックパル スCLKが供給されており、該クロックパルス C LKがハィ("1")レベルの時、アナロググランド電位を出力し、ロー("0")レベルの時、 入力信号1Nを出力する如くなっている。

前記排他的論理和回路24は極性制御手段を構成するもので、その一方の入力端子にはADコンパーター23の出力が接続され、また、他方の入力端子には前記制御端子27が接続されている。 端子はデシメータ25の入力に接続されている。

ここで、 ADコンパーター 2 3 はサンアリング周波数 1 1 で動作し、デシメータ 2 5 はサンプリング周波数を 1 1 から 1 2 に低減するものとすると、一般に、 制御端子 2 7 から入力されるクロックパルス C L K の周波数 1 3 は、

f 1 / 2 >> f 3 ≥ f 2 の関係を満定しなければならない。

- 8 -

第 5 図(d) は、このディジタル信号 P 2 をアナログ的に表わしたものである。

第 5 図(e) は、この時の排他的論理和回路 2 4 の出力ディジタル信号 P 3 をアナログ的に表 わしたものである。

前記信号 P3 はデシメータ 25 に入力され、 周波数 f2 毎に平均化され、出力帽子 26 に出力 される。この際、アナログ入力信号 INに対応す

特開昭63-94718(4)

る信号 P 3 中のオフセット電圧分の増加分、例えば第 5 図 (e) における 3 1 と、アナロググランド電位に対応する信号 P 3 中のオフセット電圧分の減少分、例えば第 5 図 (e) における 3 2 とが互いに打消し合い、A D コンパーター 2 3 で生じた直流オフセット電圧がキャンセルされる。

第 5 図(f) は、この際、デシメータ 2 5 より出力されるディジタル信号 P 4 をアナログ的に表わしたものである。但し、該信号 P 4 はデシメータ 2 5 の平均化作用のため、信号 P 3 に対して半分の振幅となる。

このように前記実施例によれば、アナログマルチプレクサ22および排他的論理和回路24を設け、これらを制御するために一つのクロックパルスCLKを加えるのみで、ADコンバータ23において発生するオフセット電圧をキャンセルで

前記実施例では1ピットのオーバーサンプル Aと型ADコンパーターを例として説明したが、 より高精度なオーバーサンプル Aと型ADコンバ

- 11 -

(発明の効果)

以上説明したように本発明によれば、オーバーサンプリング A Z 型 A D コンパーターにおいて、従来のチョッパー型オフセットキャンセル方式のように多数ピット構成のレジスタや加算器を必要とせず、切替手段を構成するアナログマルチプレクサや極性制御手段を構成する排他的論理和回路等の少ないハード量の回路を付加するのみで、オフセット電圧をキャンセルできる利点がある。4. 図面の簡単な説明


第1回は本発明方式の基本的な構成図、第2回は世来のオフセットキャンセル方式の一例を示す図、第3回はオーバーサンブル 4 Σ型ADコンバーターの一般的な使用形態を示す構成図、第4回は本発明の具体的な実施例を示す回路図、第5回(a)(b)(c)(d)(e)(f)は第4回の回路における名部の波形図である。

1 1 …入力 端子、 1 2 … オーバーサンプル d Σ型 A D コンパーター、 1 3 … デシメーショ ンフィルター、 1 4 … 出力 端子、 1 5 … 切替 - ターにおいても、本発明が適用可能であること はいうまでもない。

オーパーサンプル & E 型 A D コンパーターを 高精度化する方法として、サンプリングスピード を上げる方法があるが、この場合は A D コンパー ターの出力そのものの形限は前記実施例と同様で あるため、排他的論理和回路として応答速度の早 いものを使用すれば、前記実施例をそのまま適用 できる。


- 12 -

手段、16…極性制御手段。




本発明方式の基本的な構成図

第1図




従来のオフセットキャンセル方式の一例を示す図

第2図



ΔΣ型ADコンパーターの一般的な構成図

第 3 図



本発明の具体的な実施例を示す回路図

第4図

